(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003年10月2日(02.10.2003)

PCT

(10) 国際公開番号 WO 03/081665 A1

川区 北品川6丁目7番35号 ソニー株式会社内

京都 台東区 柳橋 2 丁目 4 番 2 号 宮木ビル 4 階 創進

(75) 発明者/出願人 (米国についてのみ): 竹内 幸一 (TAKEUCHI, Koichi) [JP/JP]; 〒141-0001 東京都品

(74) 代理人: 佐藤 隆久 (SATOH, Takahisa); 〒111-0052 東

(51) 国際特許分類7:

(72) 発明者; および

Tokyo (JP).

(21) 国際出願番号:

PCT/JP03/03454

H01L 21/768

(22) 国際出願日:

2003年3月20日(20.03.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(81) 指定国 (国内): DE, KR, US.

国際特許事務所 Tokyo (JP).

(30) 優先権データ:

特願2002-80056

2002年3月22日(22.03.2002)

添付公開書類:


国際調査報告書

(71) 出願人 (米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区北品川6丁目7番35号 Tokyo (JP).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の製造方法および半導体装置



(57) Abstract: A process for producing a semiconductor device, capable of preventing opening inside walls of a formed organic layer insulation film from being denatured or shaven at the time of etching of another organic material. This process comprises a step of depositing an organic layer insulation film (4, 6), a step of forming openings in the organic layer insulation film (4, 6) and a step of silylating wall portions of the organic layer insulation film (4, 6) which are exposed in the openings so as to modify the same (forming modified layer (4a, 6a) by silylation). A preferred process further comprises a step of forming a protective layer of inorganic insulating material (4b, 6b) on the surface of silylated opening wall portions.

(57) 要約: 既に形成した有機系の層間絶縁膜の開口部内壁が、他の有機系材料のエッチング時に変質し、あるいは 削れることを防止した半導体装置の製造方法を提供する。この製造方法は、





有機系の層間絶縁膜(4, 6)を堆積する工程と、有機系の層間絶縁膜(4, 6)に開口部を形成する工程と、開口部内で露出した有機系の層間絶縁膜(4, 6)の壁面部をシリル化して改質する(シリル化による改質層(4 a, 6 a)を形成する)工程と、を含む。より望ましい製造方法は、さらに、シリル化された開口部壁面の表面に、無機系絶縁材料からなる保護層(4 b, 6 b)を形成する工程を含む。



明細書

半導体装置の製造方法および半導体装置

5

技術分野

本発明は、比誘電率が無機系の絶縁材料より低くできる有機系の層間絶縁膜に 開口部を形成する工程を含む半導体装置の製造方法と、いわゆるデュアルダマシ ン構造の配線構造を有している半導体装置とに関する。

10

15

20

背景技術

半導体回路の高速化、低消費電力化の要求から、配線材料に銅が用いられるようになってきている。銅をエッチングすることが困難なことから、層間絶縁膜に配線溝およびヴィアホールを形成してから、そこに銅を同時に埋め込むデュアルダマシン法が多く採用されている。デュアルダマシン法は、先にヴィアプラグを彫り込む先ヴィアタイプと、先に配線溝を彫り込む先溝タイプに大別される。

以下、先ヴィアタイプのデュアルダマシン構造の形成方法を説明する。

図1~図8は、従来の先ヴィアタイプのデュアルダマシン構造の形成方法を示す断面図である。なお、これら図では、配線層上にさらに、ヴィアホールと配線層を一括形成する場合を例示するが、半導体基板の上にヴィアホールと配線層を 一括形成する場合も基本的なプロセスは同じである。

図1に示すように、配線層102が既に形成された第1層間絶縁膜101上に 、エッチングストッパ膜103、第2層間絶縁膜104、エッチングストッパ膜 105、第3層間絶縁膜106、ハードマスク膜107を順次積層する。

図2に示すように、リソグラフィ技術およびドライエッチング技術を用いて、 25 最下層のエッチングストッパ膜103が露出するまで、その上のハードマスク膜 107、第3層間絶縁膜106、エッチングストッパ膜105、第2層間絶縁膜



104を部分的にエッチングし、ヴィアホールVHを形成する。

図3に示すように、エッチングストッパ用に樹脂108を全面に塗布して、ヴィアホールVHに埋め込む。このとき、ヴィアホールVHの側壁が完全に樹脂108で覆われる。

5 図4に示すように、レジストRを塗布し、リソグラフィ技術を用いて、これに 溝状の配線パターンRPを転写する。

図5に示すように、レジストRをマスクに、ヴィアホールVHの上面および側壁に薄く着いた樹脂108、ハードマスク膜107、第3層間絶縁膜層106をドライエッチングし、配線パターンの溝CGを刻む。

10 このとき、ヴィアホールVHの底に樹脂108bが残り、これがハードマスク膜107、第3層間絶縁膜106のエッチングにおけるストッパの役目を果たし、その下のエッチングストッパ膜103が掘られて、ヴィアホールVHより下方の配線層(あるいは、基板)が損傷するのを防ぐ。通常、エッチングストッパ膜103は薄い。そのため、エッチンストッパ膜103は、ハードマスク膜107、第3層間絶縁膜106のエッチング時のストッパとしては不十分であり、樹脂108bからなるエッチングストッパが必要である。

つぎに、図6に示すように、レジストRおよび樹脂108a, 108bを酸素 アッシングにより除去する。

図 7 に示すように、全面ドライエッチングによりエッチングストッパ膜 1 0 3 20 、105の露出部分を除去する。このとき、上面のハードマスク膜 1 0 7 の一部 が削られ、より薄いハードマスク膜 1 0 7 ~ が残る。

ヴィアホールVHおよび配線溝CGの内壁に、バリアメタル層109、銅メッキシード層を薄く形成し、メッキ法により銅110を埋め込む。その後、上面の余分な銅をCMP(Chemical Mechanical Polishing)法を用いて除去する。このとき、ハードマスク膜107~が、銅のCMP工程での研磨ストッパとして機能する。ハードマスク膜107~は、最終的には

25



、銅の場合と別条件のCMP工程で除去する。

以上により、図8に示すように、バリアメタル層109と銅110からなる銅 配線のデュアルダマシン構造が完成する。

ところで、配線遅延の低減のため、層間絶縁膜には有機系の低比誘電率膜が提 5 案されている。

しかし、第2および第3層間絶縁膜104および106に有機系膜を用いると、埋め込み樹脂108およびレジストRも有機系膜であるため、埋め込み樹脂108、レジストRを剥離する図5~図6の工程等で有機系の第2および第3層間絶縁膜104、106のヴィアホール内壁部分が変質し、または削れてしまう。

このため、図8の工程で、このヴィアホール内壁部分にバリアメタル層109を 良好に形成することが出来ない。その結果、銅110を埋め込んだときに、銅1 10が第2および第3層間絶縁膜104,106に拡散し、あるいはヴィアホー ルVHに埋め込んだ銅110の中にボイドが発生し、これらがデバイスの電気的 特性を低下させてしまう。

15 また、この層間絶縁膜104および106の削れ量が大きいと、リソグラフィ 工程での線幅エラーとなる、当該配線と他の配線との距離が確保できない、ある いは、それらの位置合わせエラーが生じるなど種々の問題が発生する。

発明の開示

20 本発明の目的は、既に形成した有機系の層間絶縁膜の開口部を保護することができる工程を含む半導体装置の製造方法と、半導体装置とを提供することにある

本発明の第1の観点にかかる半導体装置の製造方法は、前記目的を達成するためのものであり、有機系の層間絶縁膜を堆積する工程と、当該有機系の層間絶縁膜に開口部を形成する工程と、前記開口部内で露出した前記有機系の層間絶縁膜の壁面部をシリル化して改質する工程とを含む。

25



好適に、シリル化された前記開口部壁面の表面に、無機系絶縁材料からなる保 護層を形成する工程をさらに含む。

また、好適に、前記シリル化後に、前記開口部を形成した状態で有機系物質を形成し、当該有機系物質を少なくとも開口部内から除去する工程をさらに含む。

5 さらに、好適に、前記有機系の層間絶縁膜として、多孔質な有機絶縁膜を形成する。

本発明の第2の観点に係る半導体装置の製造方法は、前述した目的を達成するためのものであり、有機系の層間絶縁膜に開口部を形成する工程を含む半導体装置の製造方法であって、シリル化剤を含有した有機系の層間絶縁膜を堆積する工程と、当該有機系の層間絶縁膜に開口部を形成する工程と、シリル化剤を含有した前記開口部の内壁面の表面に無機系絶縁材料からなる保護層を形成する工程とを含む。

これら第1および第2の観点に係る半導体装置の製造方法によれば、有機系の 層間絶縁膜に開口部が形成された以後に、他の有機系材料が当該開口部に入り、 それを除去するような工程がある場合でも、有機系材料のエッチングからシリル 化により改質された開口部内壁部分でエッチング有機系層間絶縁材料のエッチン グが進まない。たとえば、その後のフォトレジストプロセスでシリル化していな いレジストを除去する場合に、シリル化した部分が開口部を保護するため、形状 がくずれない。

20 有機系の層間絶縁膜として多孔質な有機絶縁膜を用いた場合は、シリル化剤が 拡散しやすい。また、最初から層間絶縁膜にシリル化剤を含有させておくと、シ リル化の工程が要らない。

本発明の製造方法によれば、シリル化という簡単な工程を追加するだけで、上記したように、有機系の層間絶縁膜に一旦形成した開口部を、その後の有機系材料の除去工程などにおいて保護できる。このため、無機系絶縁材料より低い比誘電率の有機系の層間絶縁膜の加工時のパターン精度を高く維持できる。また、こ

10

15



の開口部に導電材料を埋め込むような場合、その導電材料を良好に埋め込むことができる。その結果、有機系の層間絶縁膜の導入が容易となり、無機系層間絶縁膜を有した半導体装置に比べ消費電力が低く高速な半導体装置が容易に実現できる。

本発明の第3の観点にかかる半導体装置は、前述した目的を達成するためのものであり、重ねて積層された2つの有機系の層間絶縁膜を有し、当該2つの有機系の層間絶縁膜のうち下層の層間絶縁膜にヴィアホールが開口され、上層の層間絶縁膜に前記ヴィアホールに連通した配線溝が開口され、当該配線溝と前記ヴィアホールに導電材料が埋め込まれた配線構造を有した半導体装置であって、前記2つの層間絶縁膜のうち下層の層間絶縁膜の前記ヴィアホールの内壁部分に、シリル化分子を含む層と、当該シリル化分子を含む層のヴィアホール内壁表面部分に形成され無機系絶縁物質からなる保護層とを有する。

この半導体装置では、前記下層の層間絶縁膜のヴィアホール内壁部分にシリル 化分子を含む層と保護層とが形成されているため、その形状が崩れていない。そ の結果、導電材料が良好に埋め込まれ、ボイド等が発生していない。また、この ような配線構造が複数ある場合、配線間あるいは配線とヴィアホール部分の相互 距離が一定に保たれている。

図面の簡単な説明

20 図1は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、ハードマスク膜の形成後の断面図である。

図 2 は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、ヴィアホール形成後の断面図である。

図3は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、有機 25 系物質の埋め込み後の断面図である。

図4は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、配線



満パターンを有したレジスト形成後の断面図である。

図5は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、配線 構形成後の断面図である。

図6は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、レジ 5 ストおよび樹脂の除去後の断面図である。

図7は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、エッチングストッパ膜の一部除去後の断面図である。

図8は、従来の先ヴィアタイプのデュアルダマシン構造の形成において、銅の CMP後の断面図である。

10 図9は、本発明の実施形態に係る半導体装置の配線構造の断面図である。

図10は、本発明の第1実施形態に係る半導体装置の製造において、ハードマスク膜の形成後の断面図である。

図11は、本発明の第1実施形態に係る半導体装置の製造において、ヴィアホ ール形成後の断面図である。

15 図12は、本発明の第1実施形態に係る半導体装置の製造において、シリル化 後の断面図である。

図13は、本発明の第1実施形態に係る半導体装置の製造において、保護層形成後の断面図である。

図14は、本発明の第1実施形態に係る半導体装置の製造において、配線溝パ 20 ターンを有したレジスト形成後の断面図である。

図15は、本発明の第1実施形態に係る半導体装置の製造において、有機系反射防止膜の一部除去後の断面図である。

図16は、本発明の第1実施形態に係る半導体装置の製造において、ハードマスク膜の一部除去後の断面図である。

25 図17は、本発明の第1実施形態に係る半導体装置の製造において、配線溝形 成後の断面図である。



図18は、本発明の第1実施形態に係る半導体装置の製造において、エッチン グストッパ膜の一部除去形成後の断面図である。

図19は、本発明の第2実施形態に係る半導体装置の製造において、保護層形 成後の断面図である。

5 図20は、本発明の第2実施形態に係る半導体装置の製造において、配線溝形 成後の断面図である。

図21は、本発明の第2実施形態に係る半導体装置の製造において、銅のCM P後の断面図である。

発明を実施するための最良の形態

[第1実施形態]

10

図9は、本発明の実施形態に係る半導体装置の配線構造の断面図である。ここでは、配線層上にさらに、ヴィアホールと配線層が一体となったデュアルダマシン構造の配線パターンを形成する場合を例示する。

15 第1層間絶縁膜1中に導電材料が埋め込まれて下層配線層2が形成されている。第1層間絶縁膜1上に、エッチングストッパ膜3、第2層間絶縁膜4、エッチングストッパ膜5、第3層間絶縁膜6、ハードマスク膜7が順次積層されている

エッチングストッパ膜3と第2層間絶縁膜4にヴィアホールが形成されている 20 。ヴィアホールは、孤立した略円形あるいは短い溝状の上面視パターンを有し、 長い下層配線層2に対し適宜必要な箇所に設けられている。

エッチングストッパ膜 5 と第 3 層間絶縁膜 6 に、ヴィアホールより一回り大きな幅の配線溝が形成されている。配線溝は、ヴィアホール上を通過する所定のパターンにて形成されている。

25 これら配線溝とヴィアホールの内壁にバリアメタル層 9 が形成され、バリアメ タル層 9 を介して配線溝内とヴィアホール内に、銅 1 0 が埋め込まれている。こ

25



れにより、デュアルダマシン構造が形成されている。

本実施形態のデュアルダマシン構造では、特に第2層間絶縁膜4と第3層間絶縁膜が共に、有機系の層間絶縁材料、好ましくは、二酸化シリコンなどの通常の無機系の層間絶縁材料より低い比誘電率の有機系絶縁材料から構成されている。

5 そして、本実施形態の特徴的な点であるが、とくに下層の第2層間絶縁膜4の ヴィアホール側面部分に、シリル化層またはシリル化剤拡散層4aと、シリル化 層の表面を反応させてできた無機系の絶縁材料からなる保護層4bとが形成され ている。保護層4bの材質は、シリル化層またはシリル化剤拡散層4aと酸素を 反応させて生成した酸化シリコンが例示される。

10 なお、後述する製造方法の例によれば、第3層間絶縁膜6に形成されたヴィアホール形成時の孔にも、その内壁に同じようにシリル化層またはシリル化剤拡散層と保護層が形成されるが、これらは配線溝形成時に除去されるので、完成したデュアルダマシン構造には現れない。

保護層4bを設けた理由は、後述する製造方法において述べる。

15 つぎに、このデュアルダマシン構造の形成方法について、図面を参照して説明 する。

図10~図18は、本実施形態に係る半導体装置の製造途中の断面図である。 素子が形成された半導体基板(不図示)上に、必要に応じて第1層間絶縁膜1 に埋め込まれた下層配線層2を形成する。この下層配線層2は、これから説明す るデュアルダマシンプロセスによって形成してもよいが、ここでは、本発明の実 施形態を、その上に形成される配線層において説明する。

第1層間絶縁膜1上に、エッチングストッパ膜3、第2層間絶縁膜4、エッチングストッパ膜5、第3層間絶縁膜6、ハードマスク膜7をCVD(Chemical Vapor Deposition)法または回転塗布法により順次形成する。

第2および第3層間絶縁膜4、6としては、低比誘電率の有機系層間絶縁膜が



望ましい。

5

低比誘電率の有機系層間絶縁膜として、メチル基含有 SiO_2 膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン(登録商標)系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドープしたアモルファスカーボン膜のいずれかを用いる。具体的に、メチル基含有 SiO_2 として、JSR社製の「LKD-T400 (商品名)」を用いることができる。ポリアリルエーテル系高分子材料としては、たとえば、<math>The Dow Chemical社製の「Silk (商標名)」、あるいは、<math>Honeywell Electronic Material社製の「FLARE (商標名)」を用いることができる。

10 エッチングストッパ膜3、5およびハードマスク膜7の材質は、層間絶縁膜材料に対してエッチング選択比が高い材料が用いられる。また、特にハードマスク膜7は、銅のCMP(Chemical Mechanical Polishing)のストッパとしての役目があり、その観点も考慮して材料が選択される

15 たとえば、有機系の低比誘電率絶縁材料としてポリアリルエーテル系樹脂が選択された場合、エッチングストッパ膜3、5およびハードマスク膜7の材質としては、窒化シリコンが好適である。

この積層膜形成の具体例は、例えば次のごとくである。

まず、エッチングストッパ膜3として、SiN膜をCVD法により50nmほ ど形成する。第2層間絶縁膜4として、比誘電率が2.6のポリアリルエーテル 系樹脂を回転塗布し、130℃、90秒の基板加熱により溶剤をとばして最終膜 厚を350nmにする。また、基板を300℃で1時間ほど加熱し、第2層間絶 縁膜4をキュアする。つぎに、エッチングストッパ膜5として、SiN膜をCV D法により50nmほど形成する。第3層間絶縁膜6として、比誘電率が2.6 のポリアリルエーテル系樹脂を回転塗布し、130℃、90秒の基板加熱により 溶剤をとばして最終膜厚を250nmにする。また、基板を300℃で1時間ほ

15

20

25



ど加熱し、第3層間絶縁膜6をキュアする。最後に、ハードマスク膜7として、SiN膜をCVD法により120nmほど形成する。この例では、ハードマスク膜7とエッチングストッパ膜5は同じ材質(SiN)なので、ハードマスク膜7の厚さは、エッチングストッパ膜厚を差し引いても、ヴィアホール形成時のマスク、あるいは銅のCMP時のハードマスクとして十分な膜厚が残るように厚めに設定される。エッチングストッパ膜5の厚さが50nmの場合、ハードマスク膜7としては120nm程度あれば十分である。

図11に示すように、この積層した膜3~7に、リソグラフィ技術およびドライエッチング技術を用いて、ヴィアホールVHを形成する。

10 ヴィアホール形成の具体例は、例えば次のごとくである。

ハードマスク膜7の上に、有機系の反射防止膜を形成し、その上に、アセタール系の化学増幅型レジストを塗布する。例えばKrFエキシマレーザー露光機を用いて、ヴィアホールのパターンをレジストに転写し、現像してパターニングする。KrFエキシマレーザー露光を用いた場合、例えば直径180nmのホールを最小ピッチ360nmで形成できる。

その後、このレジストパターンをマスクにした反応性イオンエッチング(RIE)により、ハードマスク膜7、第3層間絶縁膜6、エッチングストッパ膜5、および、第2層間絶縁膜4を、エッチングガスを順次切り替えながら連続してエッチングする。例えば、ハードマスク膜7のエッチング時にはCHF3とArと O_2 の混合ガスを用い、第3層間絶縁膜6のエッチング時にはNH3とH2の混合ガスを用い、エッチングストッパ膜5のエッチング時には C_5 F3とCH2 F2とArと O_2 の混合ガスを用い、第2層間絶縁膜4のエッチング時にはNH3とH2の混合ガスを用いることができる。レジスト材料および塗布条件にもよるが、前記した直径およびピッチの微細ホールのエッチングでは、第3層間絶縁膜6のエッチング時にレジストおよび有機系反射防止膜もエッチオフされる。レジスト等がエッチオフされた後のエッチングでは、最上層のハードマスク膜7がエ



ッチングマスクとして機能する。

これにより、ヴィアホールVHが形成される。

図12に示す工程では、第2および第3層間絶縁膜4、6の露出面にシリル化 層またはシリル化拡散層4aを形成する。

5 シリル化の方法には、有機系層間絶縁膜4および6にヴィアホールVHを形成 した基板を、シリル化剤の蒸気にさらす気相シリル化レジストプロセスと、シリ ル化剤を含む溶液に浸す方法とがある。

気相シリル化レジストプロセスでは、ヘキサメチルジシザラン(HMDS)、ジメチルシリルジメチルアミン(DMSDMA)、トリメチルジシラザン(TM DS)、トリメチルジメチルアミン(TMSDMA)、ジメチルアミノトリメチルシラン(TMSDEA)、ヘプタメチルジシラザン(HeptaMDS)、アリルトリメチルシラン(ATMS)、ヘキサメチルジシラン(HMD Silane)、ビス[ジメチルアミノ]メチルシラン(B[DMA]MS)、ビス[ジメチルアミノ]ジメチルシラン(B[DMA]DS)、ヘキサメチルシクロトリシラザン(HMCTS)、あるいはジアミノシロキサン等のシリル化剤の蒸気を用いることができる。

また、シリル化剤を含む溶液としては、例えば、上述したいずれかのシリル化 剤をキシレン等の溶媒にとかし、さらに2-メチルピロリドンを反応触媒として 添加した溶液を用いることができる。

20 ところで、有機系層間絶縁膜4および6は、通常、吸湿しないように高温で加熱し、OH基をなるべく除去するように処理されている。しかし、耐熱性の問題からあまり高温で長く熱処理できず、完全にOH基が除去されていないのが普通である。また、ヴィアホールVHの形成後の内壁は、エッチング後の洗浄液、または大気にさらされるために、高分子化合物の末端にOH基が結合している場合が多い。前記シリル化プロセスでは、このOH基とシリル化剤とを反応させて、ホール内壁にシリル化層を形成する。また、OH基以外にも、表面の酸素の未結

20



合手-O-と反応してシリル化層が形成される場合もある。

この意味では、シリル化促進のために、性能をあまり劣化させない程度に、有機系層間絶縁膜4および6を通常より低い温度で加熱し、または通常より短い時間だけ加熱し、残留OH基を増やしてもよい。

5 このように形成されたシリル化層のほかに、シリル化層からシリル化剤が拡散 してできたシリル化剤の拡散層、あるいは、シリル化した高分子と、拡散したシ リル化剤が混在する層が生成される場合がある。この場合、図12の符号4a, 6aにより示す層は、これらの層の何れかを、あるいは異なる態様の層を一括し て示すものである。

10 シリル化の具体例は、例えば次のごとくである。

シリル化処理のチャンバー内で、基板をホットプレート上に置いて250℃で加熱しながら、チャンバー内に導入した75 Torrのシリル化剤、例えばDM SDMAの蒸気に120秒間さらす。この条件では、図12に示すように、有機系の第2および第3層間絶縁膜4、6のホール露出内壁に、シリル化高分子と、拡散したシリル化剤の混合層4a,6aがそれぞれ約30nmほどの厚さだけ形成される。

このように基板をシリル化剤の蒸気にさらす方法では、レジスト塗布前の密着性向上のためのHMDS処理に使うチャンバーと同様なものを用いればよい。したがって、従来のコータディベロッパー等の装置構成をそのままで、あるいは一部ユニットを付加したものを用いて容易にシリル化を実現できる。

また、基板をシリル化溶液に浸す方法では、一般に使用されているバッチ式あるいは枚葉式の薬液処理装置を用いることができる。したがって、従来の装置を 流用してシリル化を容易に実現できる。

図13に示す工程では、シリル化層またはシリル化剤が拡散した層4a,6a 25 の表面部を、例えば酸化シリコンに変化させて保護層4b,6bを形成する。保 護層4b,6bが酸化シリコンからなる場合、基板を酸素プラズマにさらすだけ



でよく、通常使用されるドライアッシング装置、ドライエッチング装置を用いる ことができる。基板を酸素プラズマにさらすときは、シリル化層またはシリル化 剤が拡散した層 4 a , 6 a の表面をスパッタしないように、酸素プラズマのエネ ルギーをある程度低く設定して処理するのが望ましい。

5 保護層形成の具体例は、例えば次のごとくである。

図14に示す工程では、まず、ヴィアホール底部のエッチング保護用に有機膜 15 8を形成する。

有機膜8として、有機系反射防止膜を用ることができる。この場合、有機系反射防止膜8を回転塗布したときのヴィアホール底部における埋め込み高さは、中間のエッチングストッパ膜5の高さより低い程度でよく、その上方のヴィアホール側面が薄く有機系反射防止膜8で被覆されるようにするとよい。

20 続いて、配線溝用のレジストパターンRを形成する。

レジスト形成の具体例は、例えば次のごとくである。

化学増幅型ネガレジストRを、有機系反射防止膜8上に530nmほどの厚さとなるように塗布して、KrFエキシマレーザー露光機で配線溝のパターンを転写し、現像する。これにより、ヴィアホールの径と同じか一回り大きい幅の配線溝パターンのレジストRがハードマスク膜7の上方部分に形成される。ここでは、配線溝パターンの最小幅はヴィアホールの径と同じ180nmであり、その最

10



小ピッチは360nmである。

配線溝のリソグラフィ工程において線幅規格、位置合わせ規格から外れた場合は、有機系反射防止膜8およびレジストRを剥離して、再度、有機系反射防止膜およびレジストを塗布する。有機系反射防止膜8およびレジストRの剥離では、酸素プラズマアッシング後に洗浄液で洗浄する。

酸素プラズマアッシングでは、例えばダウンフロー型アッシャーを用い、 O_2 (流量: $1700 \, \mathrm{sc\,cm}$) と、バッファガスとして H_2 と N_2 の混合ガス (流量: $400 \, \mathrm{sc\,cm}$) とをガス圧1. $5\, \mathrm{To\,r\,r}$ でチャンバー内に流し、RFパワー $1700 \, \mathrm{W}$ 、基板温度 $200 \, \mathrm{C}$ で $90 \, \mathrm{D}$ 間処理する。このとき、第2および第3層間絶縁膜4、6のホール内端面が保護層4 b,6 bに守られて保護される

その後の洗浄では、一般的に用いられているRCA洗浄法を用い、例えば、SC-1洗浄液(NH $_4$ OHとH $_2$ O $_2$ とH $_2$ Oの混合液)およびSC-2洗浄液(HC1とH $_2$ O $_2$ とH $_2$ Oの混合液)を用いる。

15 図15に示す工程では、形成したレジストRをマスクに有機系反射防止膜8を エッチングする。このとき、ヴィアホールVHの内壁の中腹から上部にかけて薄 っすらと付いていた有機系反射防止膜部分が除去され、有機系反射防止膜8が、 レジストR直下の部分8aと、ヴィアホール底部の部分8bとに分離される。

続く図16に示す工程では、レジストRをマスクとしたドライエッチングによ 20 り、配線溝パターン内に露出したハードマスク膜7の部分を除去する。ハードマ スク膜7が窒化シリコンの場合、このドライエッチングではCHF₃とArとO 。の混合ガスを用いる。

この状態で、エッチングガスを切り替えて配線溝形成のためのドライエッチングを行う。

25 このエッチングの具体例は、例えば次のごとくである。

まず、C₅ F₈ とArとO₂ の混合ガスを用いたエッチングにより、第3層間



絶縁膜6のホール内壁部分の保護層(酸化シリコン膜)6 b と、シリル化高分子 および拡散したシリル化剤の混合層6 a とをエッチングする。続いて、有機系絶 縁材料のエッチングガスに切り替えてレジストRをマスクとしたエッチングを行い、配線溝パターンを第3層間絶縁膜6に転写する。レジストRおよび有機系反射防止膜8 a は第3層間絶縁膜6 と同じ有機系材料からなるので、レジストの膜厚や配線溝深さにもよるが、こられの膜R、8 a は、通常、第3層間絶縁膜6のエッチング時に除去される。レジストRが除去された後は、中間のエッチングストッパ膜5がヴィアホールVHの保護層として機能する。このエッチング後の断面を、図17に示す。

10 なお、この第3層間絶縁膜6のエッチング時にレジストRがエッチオフされない場合、あるいは、当該エッチングおよびその前の保護層6b等のエッチング時にヴィアホールVHの形状が崩れないほどエッチング終点の制御性が高い場合は、中間のエッチングストッパ5は不要であり、図10の工程で、その形成ステップを省略可能である。また、図17に示すエッチング終了時点でビアホール底部の有機系反射防止膜部分8bが少しでも残る場合は、最下層のエッチングストッパ膜3も省略可能である。また、逆に、最下層のエッチングストッパ膜3が十分に厚い場合は、反射防止膜等の有機物質をヴィアホールに埋め込む工程は省略可能である。

これらのエッチングストッパ膜3,5を有した図示例の場合、次の図18に示20 す工程が必要である。つまり、ヴィアホール底面のエッチングストッパ膜3部分、および配線構底面のエッチングストッパ膜5部分を全面エッチングにより除去する。

この全面エッチングの具体例は、例えば次のごとくである。

これらエッチングストッパ膜 3、5 が窒化シリコンからなる場合、 C_5 F_8 と CH_2 F_2 とA F_8 と CH_2 F_9 とA F_8 と F_8 と F_8 と F_8 と F_8 と F_8 と F_9 と F_9

10

15

20

25



する。このとき、同じ材料からなるハードマスク膜7の厚みが減少し、初期厚より薄い膜7~となる。

その後は、基板を洗浄後、ヴィアホールおよび破線溝の内壁にバリアメタル層、銅のメッキシード膜を形成し、メッキ技術を用いて銅をヴィアホールおよび配線溝に一括して埋め込む。そして、CMP技術を用いて、上面の余分な銅を除去する。このとき、ハードマスク膜7´がCPMの終点ストッパとして機能する。その後、ハードマスク膜7´を除去すれば、図9に示すデュアルダマシンの銅配線構造が完成する。

なお、ハードマスク膜7´がなくても銅のCPMの終点制御性が高く、さらに図11に示すヴィアホールのエッチングおよび図17に示す配線溝のエッチング時にレジストがエッチオフされない場合は、このハードマスク膜7´は最初から省略することができる。

本実施形態では、第2および第3層間絶縁膜4、6のヴィアホール内壁部をシリル化して保護層4b,6bを形成するため、第2および第3層間絶縁膜4,6が低比誘電率の有機系絶縁材料からなる場合でも、レジスト等の有機系材料の剥離工程や他の有機系絶縁材料のエッチング時に、ヴィアホール内壁がアタックされないため、良好なホール形状が最後まで維持できる利点がある。そのため、バリアメタル層9を良好に形成でき、銅10の埋め込み時に銅10が層間絶縁膜4,6内に拡散せず、またヴィアホール部分に銅10のボイドが発生しない。さらに、配線間あるいは配線とヴィアホール部分の相互距離が一定に保たれている。結果として、当該多層配線構造を用いた半導体デバイスの電気的特性が良好である。

シリル化工程は、シリル化剤の蒸気あるいは溶液に基板をさらすだけなので、 従来の処理装置がそのまま、あるいは一部変更して使用でき、またプロセス上の 大幅なコスト増要因とならない。

デュアルダマシンの銅配線構造と低比誘電率の有機系層間絶縁膜との組み合わ



せにより、高度に集積化され、しかも消費電力が低く、かつ高速に動作する半導 体装置が容易に、低コストで製造できる。

[第2実施形態]

5

15

20

25

第1実施形態の変更例として、ヴィアホールが形成される第2層間絶縁膜4を 、無機系絶縁材料から構成させることができる。

図10に示す工程で、有機系絶縁材料からなる第2層間絶縁膜4に代えて、無機系絶縁材料、例えば酸化シリコンから第2層間絶縁膜を形成させる。この無機系の第2層間絶縁膜を、以後の説明および図面において、符号40で表記する。

有機系のエッチング条件から無機系のエッチング条件に切り替えながらヴィア 10 ホールVHの形成を図11と同様に行い、続く図12および図13に示す工程で 、有機系層間絶縁膜のシリル化と保護層の形成を行う。

図19は、第2実施形態における、この保護層形成後の断面図である。

第2層間絶縁膜40は無機系なので、シリル化はされず、したがって保護層も 形成されない。第2層間絶縁膜40の材料自体が、有機系材料のエッチング時に 殆ど削れない無機系材料なので保護層の形成が必要ない。一方、有機系の第3層 間絶縁膜6のヴィアホール内壁には、第1実施形態と同様に、シリル化層または シリル化剤の拡散層6aと保護層6bが形成されている。

以後、第1実施形態と同様に、有機物(例えば、有機系反射防止膜)のヴィアホール内埋め込み工程、配線溝の形成工程を行い、銅でヴィアホールと配線溝を 一括して埋め込んで当該銅配線構造を完成させる。

図20は、配線溝形成後の断面図である。また、図21は、完成した銅配線構造の断面図である。

第2実施形態では、上層の第3層間絶縁膜6側にのみ、シリル化層あるいはシリル化剤の拡散層6aと保護層6bが形成されるが、これらは配線溝のエッチング時に除去され(図20)、完成後の配線構造(図21)には現れない。

しかし、本実施形態では途中まで上層の第3層間絶縁膜6側のホール側壁が保

10

15

20

25



護されているので、配線溝のフォトリソグラフィ時のレジスト形成のやり直しを何度行っても、ホール上部の形状がくずれることがないという利点がある。とくに、配線溝パターン幅と、その下のヴィアホールの径とがほぼ等しいボーダレスコンタクト構造を採用した場合、レジスト剥離等でホール上部の形状がくずれると、これがそのまま配線のパターン崩れとなってしまうが、本実施形態では、必要な時点まで第3層間絶縁膜6のホール内壁が保護層6bにより保護されているので、このようなパターン崩れの問題は有効に回避できる。

とくにヴィアホール部分のパターン崩れ防止は、最終的な配線間あるいは配線 とヴィアホール間の相互距離の変動抑制に有効であり、また、銅埋め込み時のボ イドは径が小さいヴィアホール部分で問題となることから、本実施形態のように 下層の層間絶縁膜4のヴィアホール内壁保護のみでも第1実施形態と同様な効果 が得られる。

一方、配線間容量の低減に関し、本実施形態では、第3層間絶縁膜6が低比誘電率の有機系絶縁材料からなるので、少なくとも配線間の結合容量は低減でき、 無機層間絶縁膜のみを用いた場合に比べ高速で、低消費電力の半導体装置を良好 に製造できる利点がある。

[第3実施形態]

上述した第1または第2実施形態において、有機系層間絶縁膜を多孔質(ポーラス)な膜から構成させると、シリル化剤の拡散が進み、シリル化層またはシリル化剤の拡散層が容易に形成できる。

このポーラス膜形成の具体例は、次のごとくである。

図10に示す第3層間絶縁膜6 (および第2層間絶縁膜4)として、多孔質タイプのポリアリルエーテル系樹脂を用いる。空孔が多いので、図12に示すシリル化工程でシリル化剤が容易に拡散し、ホール内壁に、より安定したシリル化剤拡散層、シリル化層および酸化シリコン膜(保護層)が形成される。

多孔質タイプのポリアリルエーテル系樹脂の層間絶縁膜は、溶剤にポリアリル



エーテル系高分子、有機オリゴマーを溶かした液体材料を基板に回転塗布し、130℃で90秒間基板を加熱して溶剤を飛ばし、その後、基板を300℃で1時間ほど加熱してキュアする。キュアの加熱のとき、有機オリゴマーが熱分解して微細な空孔が多数できる。

5 続くシリル化処理では、チャンバー内のホットプレート上に基板を置いて250℃で加熱しながら、基板を50Torr流量でチャンバー内に流したシリル化剤DMSDMAの蒸気に90秒間だけさらす。これにより、有機系層間絶縁膜のホール内壁部にシリル加工分子と拡散したシリル化剤の混合層が、第1実施形態より厚く、例えば約30nmほど形成される。

10 その後、第1実施形態と同様にして、酸素プラズマ処理により酸化シリコンからなる保護層を形成する。

「第4実施形態]

15

上述した第1または第2実施形態において、有機系層間絶縁膜全体に最初から シリル化剤を添加したものを用いることができる。これにより、図12に示すシ リル化工程は不要となる。

このシリル化剤が含有した有機系層間絶縁膜形成の具体例は、次のごとくである。

図10に示す第3層間絶縁膜6(および第2層間絶縁膜4)の形成時に、有機 絶縁膜を堆積しようとする面上に、溶剤にポリアリルエーテル系高分子のほか、 シリル化剤であるDMSDMAを10質量%ほど溶かした液体材料を回転塗布し 、130℃で90秒間基板を加熱して溶剤を飛ばし、その後、基板を300℃で 1時間ほど加熱してキュアする。これにより、シリル化剤が含有した有機系層間 絶縁膜が容易に形成される。シリル化剤の含有率は、当該有機系絶縁材料の比誘 電率があまり大きくならないように決められる。

25 この有機形層間絶縁膜は、シリル化剤が含有、または一部シリル化しているので、シリル化処理を省くことができる。その後、第1実施形態と同様にして、酸



素プラズマに基板をさらすだけで、ホール内壁に酸化シリコンからなる保護層が 容易に形成される。

上述した第1~第4実施形態では、配線層上にさらにデュアルダマシン構造の 配線層を形成する場合を図示して示すが、基板上に当該デュアルダマシン構造の 配線層を形成する場合にも同様に適用できる。

また、前述したようにエッチングストッパ膜3,5およびハードマスク膜7、7¹は、場合によっては省略できる。ただし、中間のエッチングストッパ膜5は、ドライエッチングの制御性を容易にする意味で、できるだけ設けることが望ましい。

10 さらに、ヴィアホール底面に埋め込む有機物は、反射防止膜材料に限定されない。たとえば、配線溝形成時のフォトリソグラフィ工程で、下層膜とSi含有レジスト、あるいは下層膜とSOG(Spin On Glass)と上層レジストを用いた多層レジストプロセスを採用した場合、その下層膜をヴィアホール底部に残すようにしてもよい。すなわち、下層膜のドライエッチング時に、その下層膜の一部をホール底部に残し、これをドライエッチングストッパとして用いてもよい。

また、上述した4つの実施形態ではシリル化工程で酸素プラズマにさらして酸化シリコンからなる保護層を形成したが、これは一例であり、例えば窒素プラズマまたは窒素ラジカルにさらして窒化シリコンからなる保護層を形成してもよい

20 。

5

その他、本発明の趣旨を逸脱しない範囲で、種々の変形が可能である。

25



請求の範囲

1. 有機系の層間絶縁膜(4,6)を堆積する工程と、

当該有機系の層間絶縁膜(4,6)に開口部を形成する工程と、

前記開口部内で露出した前記有機系の層間絶縁膜(4,6)の壁面部を シリル化して改質する工程と、

を含む半導体装置の製造方法。

2. 請求項1において、

シリル化された前記開口部壁面の表面に、無機系絶縁材料からなる保護 10 層(4b,6b)を形成する工程を、さらに含むことを特徴とする。

3. 請求項2において、

前記保護層(4b,6b)の形成工程では、シリル化によりシリル化分子を含んだ前記開口部の内壁面を酸素プラズマにさらして、当該開口部の内壁面を保護する酸化シリコン膜を形成することを特徴とする。

15 4. 請求項1において、

前記シリル化後に、前記開口部を形成した状態で有機系物質を形成し、 当該有機系物質を少なくとも前記開口部内から除去する工程を、さらに含むこと を特徴とする。

5. 請求項4において、

20 前記開口部は、デュアルダマシンの配線プロセスにおける2つの層間絶 縁膜(4,6)を貫いて形成されたヴィアホール(VH)であり、

当該ヴィアホール (VH) が形成された状態で、フォトレジスト (R) を塗布し、露光し、現像する工程を経て前記2つの層間絶縁膜 (4, 6) のうち上層の層間絶縁膜 (4, 6) に、前記ヴィアホール (VH) に連通した配線溝 (CG) を形成する工程を、さらに含むことを特徴とする。

6. 請求項5において、



前記配線溝(CG)の形成のためのエッチング時に、前記2つの層間絶縁膜(4,6)の間に、前記2つの層間絶縁膜(4,6)のうち下層の層間絶縁膜(6)のヴィアホール(VH)を保護するエッチングストッパ膜(5)を予め形成する工程を、さらに含むことを特徴とする。

5 7. 請求項6において、

前記エッチングストッパ膜(5)は窒化シリコン膜であることを特徴と する。

8. 請求項5において、

前記2つの層間絶縁膜(4,6)のうち、前記配線溝(CG)が形成さ 10 れる少なくとも前記上層の層間絶縁膜(4)が有機系の絶縁材料から構成されて いることを特徴とする。

9. 請求項8において、

前記有機系の絶縁材料はメチル基含有SiO₂膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン(登録商標)系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドープしたアモルファスカーボン膜のいずれかであることを特徴とする。

10. 請求項1において、

15

前記有機系の層間絶縁膜(4,6)として、多孔質な有機絶縁膜を形成 することを特徴とする。

20 11. 有機系の層間絶縁膜(4,6)に開口部を形成する工程を含む半導体装 置の製造方法であって、

シリル化剤を含有した有機系の層間絶縁膜(4,6)を堆積する工程と

当該有機系の層間絶縁膜(4,6)に開口部を形成する工程と、

25 シリル化剤を含有した前記開口部の内壁面の表面に無機系絶縁材料からなる保護層(4b,6b)を形成する工程と、



を含む半導体装置の製造方法。

- 12. 請求項11において、 前記保護膜は酸化シリコンからなることを特徴とする。
- 13. 請求項11において、
- 5 前記保護層(4b,6b)の形成工程では、シリル化剤を含有した前記 開口部の内壁面を酸素プラズマにさらして、当該開口部の内壁面を保護する酸化 シリコン膜を形成することを特徴とする。
- 14. 重ねて積層された2つの有機系の層間絶縁膜(4,6)を有し、当該2つの有機系の層間絶縁膜(4,6)のうち下層の層間絶縁膜(6)にヴィアホール(VH)が開口され、上層の層間絶縁膜(4)に前記ヴィアホール(VH)に連通した配線溝(CG)が開口され、当該配線溝(CG)と前記ヴィアホール(VH)に導電材料(9,10)が埋め込まれた配線構造を有した半導体装置であって、

前記2つの層間絶縁膜(4,6)のうち下層の層間絶縁膜(6)の前 15 記ヴィアホール(VH)の内壁部分に、シリル化分子を含む層(6 a)と、当該 シリル化分子を含む層(6 a)のヴィアホール(VH)内壁表面部分に形成され 無機系絶縁物質からなる保護層(6 b)とを有する

半導体装置。

- 15. 請求項14において、
- 20 前記保護層 (6b) が酸化シリコンからなることを特徴とする。
 - 16. 請求項14において、

前記開口部は、デュアルダマシンの配線プロセスにおける2つの層間絶縁膜(4,6)を貫いて形成されたヴィアホール(VH)であることを特徴とする。

25 17. 請求項14において、 前記2つの層間絶縁膜(4,6)の間に、前記2つの層間絶縁膜(4,



- 6) のうち下層の層間絶縁膜(6) のヴィアホール(VH) を保護するエッチングストッパ膜(5) が形成されていることを特徴とする。
- 18. 請求項14において、

前記エッチングストッパ膜(5)は窒化シリコン膜であることを特徴と 5 する。

19. 請求項14において、

前記2つの層間絶縁膜(4,6)を構成する有機系の絶縁材料は、メチル基含有 SiO_2 膜、ポリイミド系高分子膜、パリレン系高分子膜、テフロン(登録商標)系高分子膜、ポリアリルエーテル系高分子膜、フッ素をドープしたアモルファスカーボン膜のいずれかであることを特徴とする。

20. 請求項14において、

前記2つの有機系の層間絶縁膜(4,6)が多孔質な有機絶縁膜から構成されていることを特徴とする。



FIG. 1




FIG. 2






FIG. 3




FIG. 4




FIG. 5






FIG. 6




FIG. 7




FIG. 8






FIG. 9






FIG. 10





FIG. 11



7/14



FIG. 12






FIG. 13



8/14






FIG. 16





FIG. 17






FIG. 18






FIG. 19




FIG. 20





FIG. 21



符号の説明

- 1…第1層間絶縁膜、
- 2…下層配線層、
- 3,5…エッチングストッパ膜、
- 4…第3層間絶縁膜、
- 4 a …シリル化層、シリル化拡散層または混合層、
- 4 b …酸化シリコン層(保護層)、
- 6…第3層間絶縁膜、
- 6 a …シリル化層, シリル化拡散層または混合層、
- 6 b …酸化シリコン層(保護層)、
- 7, 7 …ハードマスク膜、
- 8,8a,8b…有機系反射防止膜(有機膜)、
- 9…バリアメタル層、
- 10…銅、
- 40…第2層間絶縁膜、
- R…レジスト、
- VH…ヴィアホール

A. CLASS Int.	SIFICATION OF SUBJECT MATTER C1 ⁷ H01L21/768				
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	S SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L21/768, H01L21/3205, H01L21/3213					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Toroku Jitsuyo Shinan Koho 1994-2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap		Relevant to claim No.		
X Y X Y	CORP.), 21 October, 1987 (21.10.87), Full text; Fig. 2 & JP 62-243627 A Full text; Fig. 2 & DE 3780676 A & US & US 4908094 A & US & US 5208067 A	BUSINESS MACHINES 4715941 A 5039569 A ectric Industrial	1-3,11-13 4-10,14-20 1 2-10,14-20		
	· ·				
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other means "O" document referring to an oral disclosure, use, exhibition or other means "P" document but published on or after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered novel or cannot be			he application but cited to lerlying the invention claimed invention cannot be tred to involve an inventive eclaimed invention cannot be p when the document is a documents, such a skilled in the art family		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Faccimile No		Telephone No.			

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.		
X Y	JP 2000-188331 A (Matsushita Electric Industrial Co., Ltd.), 04 July, 2000 (04.07.00), Full text; all drawings (Family: none)	1 2-10,14-20		
Y	JP 10-209273 A (Fujitsu Ltd.), 07 August, 1998 (07.08.98), Full text; all drawings (Family: none)	4-10,14-20		
Y	JP 08-335634 A (Toshiba Corp.), 17 December, 1996 (17.12.96), Full text; all drawings (Family: none)	4-10,14-20		
Y	JP 2000-269207 A (Canon Inc.), 29 September, 2000 (29.09.00), Full text; all drawings (Family: none)	10,20		
A	JP 7-321091 A (Sanyo Electric Co., Ltd.), 08 December, 1995 (08.12.95), Full text; all drawings (Family: none)	1-20		
A	US 6348407 B1 (CHARTERES SEMCONDUCTOR MFG LTD), 19 February, 2002 (19.02.02), Full text; all drawings & JP 2002-324838 A Full text; all drawings	1-20		



24.06.03 国際調査報告の発送日 国際調査を完了した日 09.06.03 9545 特許庁審査官(権限のある職員) 4 M 国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 菅野 智子 郵便番号100-8915 電話番号 03-3581-1101 内線 3462

東京都千代田区霞が関三丁目4番3号

		
	関連すると認められる文献	日日・中・ナマ
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 10-209273 A (富士通株式会社) 1998.08.07,全文,全図, (ファミリーなし)	4-10, 14-20
Y	JP 08-335634 A (株式会社東芝) 1996.12.17,全文,全図,(ファミリーなし)	4-10, 14-20
Y	JP 2000-269207 A (キヤノン株式会社) 2000.09.29,全文,全図, (ファミリーなし)	10, 20
A	JP 7-321091 A(三洋電機株式会社) 1995.12.08,全文,全図,(ファミリーなし)	1-20
A	US 6348407 B1 (CHARTERES SEMCONDUCTOR MFG LTD) 2002. 02. 19, 全文,全図 &JP 2002-324838 A 全文,全図	1–20
i		